PATENT ABSTRACTS OF JAPAN

(11) Publication number: 06208786 A

(43) Date of publication of application: 26 . 07 . 94

(51) Int. CI

G11C 11/401 G11C 11/419

(21) Application number: 05303495

(22) Date of filing: 09 . 11 . 93

(30) Priority:

12 . 11 . 92 US 92 976312

(71) Applicant:

NITTETSU SEMICONDUCTOR

KK UNITED MEMORIES INC

(72) Inventor:

HARDEE KIM C


(54) SENSE AMPLIFIER FOR INTEGRATED CIRCUIT MEMORY AND INTEGRATED CIRCUIT MEMORY

(57) Abstract:

PURPOSE: To stabilize read/write by selectively applying first and second voltage signals through first and second local sense amplifier driving transistors to the latch circuit of a sense amplifier, and reducing the deviation of control due to delay on a voltage feeder and pattern dependency.

CONSTITUTION: A sense amplifier 100 is provided with a latch circuit constituted of Tr 112, 114, 118, and 120. A column writing signal YW is connected with the gate electrodes of buses Tr 122 and 124. A data writing signal DW is inputted to a Tr 134, and a complementary signal DWB is inputted to the gate of a Tr 132. A local column reading amplifier is constituted of Tr 150, 152, 154, and 156. A local data writing circuit is constituted of Tr 128, 130, 132, and 134. Local sense amplifier driving Tr 140 and 142 are turned on by an LPB signal in transition to an L level or an LNB signal in transition to an H level. Those Tr 140 and 142 can exactly control latch by the two signals LPB and LNB at each point separating the sense amplifier.

COPYRIGHT: (C)1994,JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-208786

(43)公開日 平成6年(1994)7月26日


(51)Int.Cl. ⁵ G 1 1 C 11/401 11/419	識別記号	庁内整理番号 6866-5L 6866-5L	FI	技術表示簡所 11/34 3 6 2 A 3 1 1		
11/413			G 1 1 C			
			審査請求	未請求	請求項の数 4	FD (全 15 頁)
(21)出願番号	特顯平5-303495		(71)出願人	000128049 日鉄セミコンダクター株式会社		
(22)出願日	平成5年(1993)11月	9 ⊟	(71) (1) 55	千葉県館山市山本1580番地 592207131		
	07/976,31 1992年11月12日 米国(US)	2	(71)出願人 (74)代理人	ユナイ: イテッ UNI C. アメリ: ラド :	テッド メモリード ド ΓED MEMO か合衆国 コロラ	ーズ インコーポレ ORIES IN ラド 80918 コロ オースチン プルフ 3
						最終頁に続く

(54)【発明の名称】 集積回路メモリ用センスアンプおよび集積回路メモリ

(57)【要約】

【目的】 電圧供給線における遅延による制御のずれと そのパターン依存性を低減すると共に、データの読み出 し、書き込み動作の安定性を向上する。

【構成】 集積回路メモリ用センスアンプ100は、対応するビット線対に接続されたノード102、104と Pチャネル型トランジスタ112、114と Nチャネル型トランジスタ112、114およびトランジスタ112、114およびトランジスタ112、114および第2の電圧源に選択的に接続する第1および第2のローカルセンスアンプ駆動トランジスタ140、142とを備えている。ノード102、104には、列読み出しアンプ(150~156)が接続されると共に、パストランジスタ122、124を介して一対のローカルデータ書き込み駆動回路(128~134)が接続されている。



【特許請求の範囲】

【請求項1】 それぞれビット線が接続される複数のノードを持つと共に、一対のPチャネル型トランジスタと一対のNチャネル型トランジスタを有するラッチ回路と、

このラッチ回路の一対のPチャネル型トランジスタのソース・ドレイン径路に接続され、一対のPチャネル型トランジスタに第1の電圧信号を選択的に与えるための第1のローカルセンスアンプ駆動トランジスタと、

前記ラッチ回路の一対のNチャネル型トランジスタのソース・ドレイン径路に接続され、一対のNチャネル型トランジスタに第2の電圧信号を選択的に与えるための第2のローカルセンスアンプ駆動トランジスタとを具備することを特徴とする集積回路メモリ用センスアンプ。

【請求項2】 それぞれビット線が接続される複数の内部ノードを有するラッチ回路と、

このラッチ回路の複数の内部ノードに接続され、読み出し制御信号に応じて各内部ノードの状態に応じたデータを出力する列読み出しアンプとを具備することを特徴とする集積回路メモリ用センスアンプ。

【請求項3】 それぞれビット線が接続される複数の内部ノードを有するラッチ回路と、

データ書き込み動作のための制御信号に応じて前記ラッチ回路に対してデータの書き込みを行う一対のローカル データ書き込み駆動回路と、

それぞれ内部ノードの1つとローカルデータ書き込み駆動回路の1つの間に設けられ、別の制御信号に応じて内部ノードの1つとローカルデータ書き込み駆動回路を接続する一対のパストランジスタとを具備することを特徴とする集積回路メモリ用センスアンプ。

【請求項4】 複数のビット線対と複数のセンスアンプとを備えた集積回路メモリであって、各センスアンプは、

対応するビット線対に接続された内部ノード対を有すると共に一対のPチャネル型トランジスタと一対のNチャネル型トランジスタを有するラッチ回路と、

このラッチ回路の一対のPチャネル型トランジスタに接続されたソース・ドレイン径路を有し、選択的に第1の電圧源に接続される第1のローカルセンスアンプ駆動トランジスタと、

前記ラッチ回路の一対のNチャネル型トランジスタに接続されたソース・ドレイン径路を有し、選択的に第2の電圧源に接続される第2のローカルセンスアンプ駆動トランジスタと、

複数の第1のローカルセンスアンプ駆動トランジスタの 動作を制御するための第1の制御信号線と、

複数の第2のローカルセンスアンプ駆動トランジスタの動作を制御するための第2の制御信号線と、

複数の第1のローカルセンスアンプ駆動トランジスタに 第1の電圧源を接続するための第1の電圧供給線と、 複数の第2のローカルセンスアンプ駆動トランジスタに 第2の電圧源を接続するための第2の電圧供給線と、 前記ラッチ回路の複数の内部ノードに接続され、各内部 ノードの状態に応じたデータを出力する列読み出しアン プと、

それぞれ前記ラッチ回路の内部ノードの1つに接続され、データの書き込みを行う一対のローカルデータ書き 込み駆動回路とを具備することを特徴とする集積回路メ モリ。

10 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は集積回路メモリおよびこれに用いられるセンスアンプに関する。

[0002]

【従来の技術】集積回路メモリは、アレイ状に並んだ多 数のメモリセルからなっている。メモリセルには揮発性 と不揮発性のものがある。揮発性のものであれば、スタ ティックRAMであることもあるし、ダイナミックRA Mであることもある。これらは、1つのアレイとして構 成されることもあれば、ブロックに配された幾つかのサ 20 ブアレイから構成されることもある。典型的には、メモ リ装置は、一方向に伸びた多数のビット線を備えてい る。ビット線は対になっていることもあれば、なってい ないこともある。対になっている場合は、しばしば相補 型または対称型ビット線と呼ばれる。相補型ビット線 は、スタティクRAMとダイナミックRAMの双方に用 いられる。ビット線は、第1の方向に伸びているが、ワ ード線はこれと直角な第2の方向に伸びている。典型的 には、メモリセルはビット線とワード線との交差点ある 30 いはその近傍に位置している。

【0003】メモリアレイはしばしばサブアレイからなっており、各々のサブアレイは更にブロックに分かれる。各々のサブアレイには、各々デコーダのような周辺回路が設けられている。

【0004】メモリアレイやサブアレイは、通常行列を

構成している。ワード線に添って配された(接続された)メモリセルは一般に行に対応する。列はこれと直交しており、普通ビット線またはビット線対に添って配された(接続された)メモリセルに対応している。一般に、各々の列は、各々のセンスアンプに接続されている。センスアンプの一つの役割は、メモリセルがビット線上に及ぼす影響を検出し、これを読み出しのために増幅することである。これとは逆に、センスアンプはメモリがデータをメモリセルに書き込む際にはビット線を駆動または制御する。

【0005】CMOS技術は、今日広く普及している。 図7は、従来技術の構成と、CMOS技術を用いたセン スアンプを示している。このようなセンスアンプの構成 と動作は、よく知られているのでここでは詳細な説明は 50 省く。アンプ10は、Pチャネル型トランジスタ12、

14を備えており、これらのトランジスタ12、14 は、適宜LATCHPとも呼ばれるLP信号を搬送する 信号線16に共通に接続したソース電極を備えている。 センスアンプは、Nチャネル型トランジスタ18、20 を備えており、これらのトランジスタ18、20は、し ばしばLATCHNとも呼ばれるLN信号を搬送する信 号線22に共通に接続したソース電極を備えている。内 部ノードA、Bは、ゲート電極に接続されている。特 に、ノードAはトランジスタ12、18のゲート電極に 接続されており、ノードBはトランジスタ14、20の ゲート電極に接続されている。これらのトランジスタ で、ラッチが構成される。センスアンプの左側の第1の ビット線BL1は、Pチャネル型トランジスタ12のド レイン電極とNチャネル型トランジスタ18のドレイン 電極間に接続されたノードBに接続されている。同様 に、相補型ビット線のBL1BAR(BARは上線を示 す) は、Pチャネル型トランジスタ14とNチャネル型 トランジスタ20のドレイン電極間に接続されたノード Aに接続されている。トランジスタ12、14はプルア ップトランジスタと呼び、トランジスタ18、20はプ ルダウントランジスタと呼ばれる。

【0006】トランジスタ 24がオンすると、そのソースードレインを介して VCC を信号線 16 に接続して、LATCHP信号の供給を行う。センスアンプ 10 はフリップフロップを構成し、トランジスタ 12、14のいずれか一方のみをオンし、その対応するノードの電圧を VCC へ引き上げる。同時またはほぼ同時に、トランジスタ 18、20の一方は他方のノードを、オンしているトランジスタ 26 を介して、信号線 22 へ接続し VSS へ引き下げる。このようにして、20のノードの一方はハイレベルへ引き上げられ、他方はロウレベルへ引き下げられ、センスアンプはその安定な状態を保持する。

【0007】16メガビットDRAMといった大規模メ モリの場合、数千の行と数千の列からなっている。これ は図7で、代表的に示されている。すなわち、第2番目 のセンスアンプ30は対応するビット線対BL2、BL 2BARに接続され、N番目のセンスアンプ30は対応 するビット線対BLN、BLNBARに接続されてい る。ここで、Nは例えば1000のオーダーまたはそれ 以上である。LATCHP信号は、信号線16を介し て、N個のセンスアンプの全てに供給され、LATCH N信号は信号線22を介して、それらに供給される。図 7では、複数の抵抗34が描かれている。これらは、個 々の抵抗素子を表わしているのではなく、信号線16、 22に存在する寄生抵抗を示している。これらの寄生抵 抗は、導電性材料を用いたとしても、長くなれば一定の 抵抗値を持つ。各々の抵抗には、トランジスタ24、2 6を介して電圧が加わった時、電圧降下(上昇)が起 る。従って、結果的にセンスアンプに達する電圧は、明 らかにVCC (またはVSS) から降下 (または上昇)

し、センスアンプの動作は遅くなり、またはあまり効果的ではなくなる。この問題から、センスアンプ10はセンスアンプ32と同時には駆動されず、アクセス時間の増加をもたらすスキューが生じる。更に、いくつかの従来の構造では、選択されたセンスアンプがあまりに早くデータ線(ビット線)に接続された場合に、動作が不安定になることもあった。

【0008】電圧供給線(VSS)22の0Vへの引き下げ動作に伴い、センスアンプのトランジスタがオンする。信号線22では、電流が右へ流れ、この信号線上の抵抗による電圧降下が生じる。信号線22の幅を大きく広げることによって抵抗を小さくしようとした場合には、チップ面積をどのように割り当てるかという実際上の問題が生じる。従って、図示した構成では、最も右側のセンスアンプが最初にオンし、その後でセンスアンプ32がオンする。

【0009】一般的に、信号線22によって信号の引き下げの調整が望まれる。信号線22の、トランジスタ26から最も離れた部分は、最も近い部分よりも遅くオンする。これで、メモリ動作は遅くなる。これはもちろん好ましくないが、もし最も近い部分であまりに早く駆動し過ぎる場合には、対応するセンスアンプの動作の信頼性が損なわれる。

【0010】もう1つの問題は、近い方のセンスアンプ が論理レベル"1"をラッチし、遠い方のセンスアンプ が論理レベル"0"をラッチした場合に起る。ここに は、制御のずれのパターン依存性が存在する。なぜな ら、ビット線がVCC/2までプリチャージされたと き、メモリセルが一方のビット線のみを高い方向または 低い方向へ動かすからである。信号線LNは論理レベル 1に対応する電圧レベルよりも1Vt (Vtはトランジ スタのしきい値)だけ低下すればよく、論理レベル1の 検出は、論理レベル〇の検出よりも前に起る。しかし、 論理レベル0を検出するには、VCC/2よりも1Vt 下げねばならず、これは後で達成される。 論理レベル1 が読み出される時には、大電流が流れる。このため、信 号線22の遠い部分では、電圧の低下が遅くなり好まし くない制御のずれが生じる。これにより検出時間に、7 ナノ秒が加わる。これは相当な増加であり、好ましくな

【0011】この問題に対処するための1つの提案が、図8に示されている。ここには、同じセンスアンプ10、30、32が示されており、同じLATCHP信号とLATCHN信号がトランジスタ24、26によって、各々生成されている。しかし、Nチャネル型トランジスタ44、46がセンスアンプの下側に設けられており、LATCHN信号は、2つの別々の信号線40、42を介して供給されるように変形されている。一方の信号線40は比較的幅が広く設けられており、多くの電流を供給することができ、他方の信号線40は、ただ1つ

の決められたセンスアンプにのみ電流を供給するため、 比較的狭い幅を持っている。信号線40は、センスアン プの各々に設けられた複数のトランジスタ44のソース に接続している。各々のトランジスタ44は、ゲート電 極がVCCに接続され、通常オンになっている。トラン ジスタ44のサイズは、比較的小さく、単一のセンスア ンプを介して大きな電流が流れないようになっている。 【0012】細い方の信号線42(またはレール)は、 これもNチャネル型トランジスタとして示されているそ れぞれのトランジスタ46のソースおよびドレインを介 して、センスアンプに接続されている。トランジスタ4 6ではデコードが行われ、ロウレベルからハイレベルへ 遷移するYR信号47が与えられる。このYR信号は、 図8の左端のセンスアンプ32のためのトランジスタ4 6のゲート電極に隣接して描かれている。他のトランジ スタ46も、OVとして描かれた各々のYR信号に接続 されている。すなわち、これらのトランジスタは、選択 されていない。従って、選択されている列は、そのゲー ト電極に加えられたYR信号をデコードし、狭いLAT CHN信号線とセンスアンプを接続する。オカムラ等に よる「高密度DRAMのためのデコードされるソースを 有するセンスアンプ」、IEEE J.ソリッドステートサー キット、第25巻、第1号(1990年2月発行)、第 $1.8 \sim 2.3 < -9$ (Okamura et al., "Decoded-Source Sence Amplifier for High-Density DRAMs", IEEE J. Solid State Circuits, Vol.25, No.1 (Feb 1990), pp.1 8-23) を参照されたい。ここでは、電流径路の弱い(小 さい)トランジスタ44のため、信号線40を流れる電 流が減少するので、検出スキューは確かに減少する。従 って、信号線40による電圧降下は緩和される。この方 法の欠点は、大きなトランジスタ46を追加で設けなけ ればならないことと、トランジスタ46のゲートを駆動 しなければならないので、列選択信号YR上での容量性 負荷が増加することである。ここでは、センスアンプあ たり1つの余分なトランジスタを駆動しなければなら ず、YR信号線上への追加分の負荷や電流の流れに対す る制御が不十分であった。

【0013】チン等による「ピーク電流ノイズを低減さ せた試験的な16メガビットDRAM」、第24巻、第 5号 (1989年10月発行) (Chin et al., "An expe rimental 16-Mbit DRAM with Reduced Peak-Current No ise," IEEE J. Solid State Circuits, vol.24, No.5 (Oc t.1989))、1191ページ以降およびその図4に示さ れている例では、電圧供給線とセンスアンプとの間に、 Pチャネル型トランジスタとNチャネル型トランジスタ の両方が設けられている。しかし、ここではセンスアン プあたり1つのVCCへの接続点と1つのVSSへの接 続点を用いてはいない。ここでは、一端からのみこれら の電圧供給線を用いているのではなく、アレイに分配さ れたいくつかの接続点を用いている。信号SAPおよび 50

信号SANは、信号LPおよび信号LNに各々対応して いる。従って、この論文に記載されている構成では、い くつかの互いに接続されたセンスアンプがあり、パター ン依存性は未だ存在している。

6

【0014】図9には、これまでの世代および現在の世 代(16メガバイト)での、大容量集積回路メモリに用 いられているトランジスタの組み合わせが示されてい る。すなわち、VCC信号およびVSS信号であるLA TCHP信号とLATCHN信号との間にセンスアンプ 10 10が設けられている。データ信号線から入るデータ信 号は、信号Dおよびその反転信号DBAR (BARは上 線を示す)で表わされている。しかし、更にパストラン ジスタ48、50のソースードレイン径路が、データ信 号Dをセンスアンプ10へ接続し、同様の構成が、反転 信号側にも設けられている。トランジスタ48は、その ゲート電極に加えられたグローバル列選択信号Yへ接続 されている。多くの16メガバイトDRAMはこのよう なグローバル列選択信号を持っている。これに加えて、 ここで述べている大規模メモリは1つ以上のブロックを 含み、トランジスタ50には、このトランジスタ50の 動作を制御するためのブロックイネイブル信号BEが示 されている。ここで、相補データ信号は、読み出しの間 VCC近くまで高くなければならない。そして、安定性 を確保するために、パストランジスタはLATCHトラ ンジスタに比較して小さくなっている。

【0015】図10には図9の方針に沿って設計された 回路に関する問題点が示されている。図10では、3つ の同じセンスアンプが示されているが、理解を容易にす るためにこれらは各々10A、10B、10Cで区別さ れている。列選択信号Yはグローバル列選択信号であ り、従って電圧VCCを持つものとして示されている。 ブロックイネイブル信号は別々に設けられ、センスアン プ10Aのためのパストランジスタ50は、各々のゲー ト電極が、第1のブロック選択信号を搬送するブロック 選択信号線52Aに接続されている。同様に、センスア ンプ10Bのパストランジスタ50は、各々のゲート電 極が、第2のブロック選択信号を搬送するブロック選択 信号線52Bに接続されている。そして、ブロック選択 信号線52Cも、同様にセンスアンプ10Cに対応して 40 いる。

【0016】ここでは説明のため、センスアンプ10A は、非活動状態ブロックとして示されている。ここで、 "非活動状態"とは、LATCHN信号線16とLAT CHP信号線22がVCC/2であり、ラッチが働かな い状態をいう。対応するブロックは使用可能状態にはな いので、信号線52Aに与えられるブロックイネイブル 信号はロウレベル (0 V) である。従って、パストラン ジスタ50Aはオフであり、トランジスタ48Aがオン であるか否かにかかわらず、センスアンプ10Aはデー タから隔離されている。しかし、ラッチしないように L

ATCHP信号線16とLATCHN信号線22は、共にVCC/2に保たれ、データ書き込み信号DWとその反転信号DWBはVCCに保たれる。

【0017】センスアンプ10Bは、LATCHN信号線22が0VでLATCHP信号線16がVCCであるので、活動状態である。しかし、ブロック選択信号が0なので、グローバル列選択信号YWがVCCであっても、書き込みは行われない。

【0018】センスアンプ10Cは活動状態であり、書き込みがアンプ10Cを介して行われる。信号線52Cでのブロック選択信号は、高くVCCである。列選択信号も高い。データ書き込み信号DWBがロウレベル(VCC)であり、その反転信号DWBがロウレベル(OV)であり(もちろんこの関係は、別のデータが書かれていれば逆転する)、センスアンプ10Cの少なくとも一方の側でパストランジスタ48C、50Cはオンする。そして、センスアンプはデータのラッチを行い、データをメモリセル或は(通常活動状態のワード線上の)列に沿ったセルに書き込む。

[0019]

【発明が解決しようとする課題】上述の従来技術では、 電圧を供給する信号線22の遠い部分では、電圧の低下 が遅くなり好ましくない制御のずれが生じてしまう。こ れにより検出時間が7ナノ秒程度の余裕をみなければな らなくなる。そして、この制御のずれには、パターン依 存性が存在する。

【0020】また、従来技術では、ラッチノードが直接、データ線に接続されることから、データ破壊のおそれがあり、安定性に問題がある。

【0021】そこで、本発明の第1の目的は、電圧供給線における遅延による制御のずれとそのパターン依存性を低減できるようにした集積回路メモリ用センスアンプおよび集積回路メモリを提供することにある。

【0022】また、本発明の第2の目的は、データの読み出し、書き込み動作の安定性を向上できるようにした 集積回路メモリ用センスアンプおよび集積回路メモリを 提供することにある。

[0023]

【課題を解決するための手段】請求項1記載の集積回路メモリ用センスアンプは、それぞれビット線が接続される複数のノードを持つと共に、一対のPチャネル型トランジスタと一対のNチャネル型トランジスタを有するラッチ回路と、このラッチ回路の一対のPチャネル型トランジスタのソース・ドレイン径路に接続され、一対のPチャネル型トランジスタに第1の電圧信号を選択的に与えるための第1のローカルセンスアンプ駆動トランジスタのソース・ドレイン径路に接続され、一対のNチャネル型トランジスタに第2の電圧信号を選択的に与えるための第2のローカルセンスアンプ駆動トランジスタとを備え

たものである。

【0024】この集積回路メモリ用センスアンブでは、第1のローカルセンスアンブ駆動トランジスタを介してラッチ回路の一対のPチャネル型トランジスタに第1の電圧信号が選択的に与えられ、第2のローカルセンスアンブ駆動トランジスタを介してラッチ回路の一対のNチャネル型トランジスタに第2の電圧信号が選択的に与えられる。

8

【0025】好ましくは、各ローカルセンスアンプ駆動トランジスタのゲート電極は、低電流搬送線に接続され、各ローカルセンスアンプ駆動トランジスタのソース・ドレイン径路は各々の電圧信号を搬送する大電流搬送線に接続されている。

【0026】また、好ましくは、第1のローカルセンスアンプ駆動トランジスタはPチャネル型トランジスタからなり、第2のローカルセンスアンプ駆動ローカルトランジスタはNチャネル型トランジスタからなっている。 【0027】更に、好ましくは、センスアンプは、メのリ内の各々のビット線対に対応して設けられた複数のローカルセンスアンプ駆動トランジスタを持ち、複数のローカルセンスアンプ駆動トランジスタはPチャネル型トランジスタ用の制御信号線に応答するように接続されている。

【0028】請求項2記載の集積回路メモリ用センスアンプは、それぞれビット線が接続される複数の内部ノードを有するラッチ回路と、このラッチ回路の複数の内部ノードに接続され、読み出し制御信号に応じて各内部ノードの状態に応じたデータを出力する列読み出しアンプとを備えたものである。

【0029】この集積回路メモリ用センスアンプでは、 読み出し制御信号に応じて列読み出しアンプによって、 ラッチ回路の内部ノードの状態に応じたデータが出力さ れる。

【0030】好ましくは、列読み出しアンプは、対応する列からの制御信号を入力とするように接続されている。

40 【0031】更に、好ましくは、列読み出しアンプは、 読み出し制御信号を入力とするように接続された第1の トランジスタと、この読み出し制御信号の反転信号を入 力とするように接続された第2のトランジスタとからな り、これらのトランジスタは共に、列読み出し信号を入 力とするように接続されている。

 ぞれ内部ノードの1つとローカルデータ書き込み駆動回路の1つの間に設けられ、別の制御信号に応じて内部ノードの1つとローカルデータ書き込み駆動回路を接続する一対のパストランジスタとを備えたものである。

【0033】この集積回路メモリ用センスアンプでは、パストランジスタによって内部ノードとローカルデータ 書き込み駆動回路とが接続され、データ書き込み動作の ための制御信号に応じてローカルデータ書き込み駆動回 路によってラッチ回路に対してデータの書き込みが行わ れる。

【0034】好ましくは、ローカルデータ書き込み駆動回路は、ノードを挟んでソース・ドレイン径路が直列に接続されたプルアップトランジスタとブルダウントランジスタとからなっており、ノードはパストランジスタに接続され、プルアップトランジスタとブルダウントランジスタのソース・ドレイン径路は第1および第2の電圧に接続されている。

【0035】請求項4記載の集積回路メモリは、複数の ビット線対と複数のセンスアンプとを備えたものであっ て、各センスアンプが、対応するビット線対に接続され た内部ノード対を有すると共に一対のPチャネル型トラ ンジスタと一対のNチャネル型トランジスタを有するラ ッチ回路と、このラッチ回路の一対のPチャネル型トラ ンジスタに接続されたソース・ドレイン径路を有し、選 択的に第1の電圧源に接続される第1のローカルセンス アンプ駆動トランジスタと、ラッチ回路の一対のNチャ ネル型トランジスタに接続されたソース・ドレイン径路 を有し、選択的に第2の電圧源に接続される第2のロー カルセンスアンプ駆動トランジスタと、複数の第1のロ ーカルセンスアンプ駆動トランジスタの動作を制御する ための第1の制御信号線と、複数の第2のローカルセン スアンプ駆動トランジスタの動作を制御するための第2 の制御信号線と、複数の第1のローカルセンスアンプ駆 動トランジスタに第1の電圧源を接続するための第1の 電圧供給線と、複数の第2のローカルセンスアンプ駆動 トランジスタに第2の電圧源を接続するための第2の電 圧供給線と、ラッチ回路の複数の内部ノードに接続さ れ、各内部ノードの状態に応じたデータを出力する列読 み出しアンプと、それぞれラッチ回路の内部ノードの1 つに接続され、データの書き込みを行う一対のローカル データ書き込み駆動回路とを備えたものである。

【0036】この集積回路メモリでは、第1のローカルセンスアンプ駆動トランジスタを介して第1の電圧源とラッチ回路のPチャネル型トランジスタとが選択的に接続され、第2のローカルセンスアンプ駆動トランジスタを介して第2の電圧源とラッチ回路のNチャネル型トランジスタとが選択的に接続され、列読み出しアンプによってラッチ回路の内部ノードの状態に応じたデータが出力され、ローカルデータ書き込み駆動回路によってデータの書き込みが行われる。

【0037】好ましくは、列読み出しアンプは、読み出し制御信号に接続されこれに応答し、ローカルデータ書き込み駆動トランジスタは、データ書き込み制御信号に接続されこれに応答する。

10

【0038】更に、好ましくは、センスアンプの各々には、対応する内部ノードを各々のローカルデータ書き込み駆動回路へ選択的に接続するパストランジスタが設けられ、このパストランジスタは、別の書き込み制御信号によって制御される。

10 【0039】また、本発明による複数のビット線対とこれらに接続されると共にこれと連携する対応センスアンプとを備えた集積回路メモリでは、次のようにしてセンスアンプを駆動する。すなわち、第1および第2の電圧は対して、各々のセンスアンプの接続および分離を別々に且つ選択的に行うことによって、第1および第2の電圧を各々のセンスアンプの第1および第2のトランジスタに選択的に接続し、各々のセンスアンプ内に読み出しアンプを設け、読み出し制御信号によって読み出しアンプを設け、読み出し制御信号によって読み出しアンプの動作を制御し、各々のセンスアンプ内にローカルプータ書き込み回路を設け、書き込み制御信号を利用して書き込み動作を行うために、ローカルデータ書き込み駆動回路を駆動させる。

[0040]

【実施例】以下、図面を参照して本発明の一実施例について詳細に説明する。

【0041】まず、本実施例の概要について説明する。本実施例では、ローカル書き込み駆動トランジスタが設けられ、従来技術での遅延やパターン依存性を除いたCMOSセンスアンプを提供する。また、各々のセンスアンプは、それ自身の駆動トランジスタを持っている。そして、各々のセンスアンプは、列読み出しアンプを持ち、安定性の問題を解決している。なぜなら、これによりラッチノードは、データ線に決して接続されないからである。更に、ローカルデータ書き込み駆動トランジスタは、グローバル列選択に付随する問題も解決している。本実施例では、列読み込み信号YRと列書き込み信号YWを用いている。

【0042】また、従来技術では各々LATCHN信号を搬送する幅の狭いおよび広い信号線(またはレール) を用いているのに対して、本実施例では、LATCHN信号に関して異なる接続が行われた幅の狭いおよび広い信号線を用いている。それと共に、本実施例では、LATCHP信号を供給するための幅の狭いおよび広い信号線(またはレール)を用いている。従って、本実施例では、各々のセンスアンプが、各々幅の広い信号線を介して各々のソース・ドレイン径路がVSSまたはLATCHN信号へ接続したNチャネル型トランジスタを備えている。これらNチャネル型駆動トランジスタのゲート電極は、LATCHN信号の相補信号LNBを搬送する細い幅の駆動信号線によって制御されている。

【0043】また、本実施例では、各々のセンスアンプは各々のPチャネル型駆動トランジスタを持っており、そのソース・ドレイン径路がセンスアンプのPチャネル型トランジスタをVCCまたはLATCHP信号といったハイレベルの電圧へ接続する。ハイレベルの電圧は幅の広い駆動信号線の1つによって供給される。LATCHP信号に付随する幅の狭い駆動信号線は、Pチャネル型駆動トランジスタのゲート電極に接続されており、LATCHP信号の相補信号LPBを搬送する。

【0044】好ましくは、センスアンプは列の両サイドで共有される。

【0045】本発明では次の3つの態様がある。

- (1) 各々のセンスアンプは、複数のセンスアンプのための電圧供給線に直接接続することなく、トランジスタまたは他のスイッチング装置を介して電圧供給線に接続している。
- (2) ローカル読み出しアンプが用いられている。
- (3) ローカル書き込み回路が用いられている。

【0046】これらは特に顕著な点として掲げてあり、本発明には更に別の態様がある。本発明を実施するには、これら3つの点を全て用いる必要はないが、これらの特長を利用することが最も有効である。

【0047】図1は、本発明の様々な態様による、好適なセンスアンプ100を示している。センスアンプ100は、トランジスタ112、114、118、120から構成されるラッチを備えており、内部ノード102、104を有している。ノード102はPチャネル型トランジスタ112とNチャネル型トランジスタ118のゲート電極に接続されており、ノード104はPチャネル型トランジスタ120のゲート電極に接続されている。センスアンプ内部のフリップフロップの構成は、前述のセンスアンプ10の構成と同じである。

【0048】列書き込み信号YWはパストランジスタ122、124のゲート電極に接続されている。好ましくは、以下に記載する列書き込み信号YWと列読み出し信号YRは、4列毎にデコードされ、4つの列各々には1つの列書き込み信号YWと1つの列読み出し信号YRが与えられる。しかし、これは本発明を実施するための必要条件ではない。1つの構成では、各々のサブアレイがかなり大きな規模(ここでは4メガバイト)を持ち、各々のサブアレイ全体のための列選択信号を発生させる列デコーダを各々備えている。また、サブアレイ内のたった1つのブロックへの書き込みができることが望まれる。センスアンブが活動状態であるものを活動状態ブロックと呼ぶ。非活動ブロックは、センスアンブがブリチャージの状態のものである。

【0049】パストランジスタ1220ソース・ドレイ 接地レベルとデータ読み出し信号DRとの間に直列に接 ン径路はノード104に接続しており、パストランジス 続している。トランジスタ154のゲート電極は、トラタ124のソース・ドレイン径路はノード102に接続 50 ンジスタ150のゲート電極に接続され、従って列読み

している。

【0050】トランジスタ122はまた、ローカルデー タ書き込み駆動トランジスタ128のソースと別のロー カルデータ書き込み駆動トランジスタ130のドレイン 電極との間に位置するノード126に接続している。ト ランジスタ128、130は、それらのソースおよびド レインが直列に接続されたNチャネル型素子である。ト ランジスタ128のドレインはVCCに接続され、トラ ンジスタ130のソースは接地されている。データ書き 10 込み信号DWはトランジスタ128のゲートに入力さ れ、その相補信号DWBはトランジスタ130のゲート に入力される。センスアンプ100の右側にも同様の構 成がみられ、トランジスタ132、134がVCCと接 地レベルとの間に接続され、それら間のノード136が トランジスタ124へ接続している。データ書き込み信 号DWは制御トランジスタ134に入力され、その相補 信号DWBはトランジスタ132のゲートに入力され る。すなわち、データ書き込み信号DWは、センスアン プ100の左側でプルアップトランジスタ128をオン 20 するが、センスアンプ100の右側でプルダウントラン ジスタ134をもオンする。同様に、その相補信号DW Bは、センスアンプの左右で逆の作用をする。

【0051】センスアンプ100のPチャネル型トランジスタ112、114のソース電極は、別のPチャネル型トランジスタ140に接続され、トランジスタ140のソース電極はVCC(LATCHP信号)へ接続している。このPチャネル型素子140のゲート電極には、LATCHP信号の相補信号であるLPB信号が入力である。トランジスタ140は、ローカルセンスアンプ100のNチャネル型トランジスタ118,120のソース電極は、別のローカルセンスアンプ駆動トランジスタ142のソース・ドレイン径路を介して接地レベルへ接続している。このトランジスタ142のゲート電極には、LATCHN信号の相補信号であるLNB信号が入力される。

【0052】図1の下の部分は、ローカル列読み出しアンプであり、4つのNチャネル型トランジスタ150、152、154、156からなっている。トランジスタ150、150、152のソース・ドレイン径路は、直列に接続している。トランジスタ150のドレイン電極は、データ読み出し信号DRの反転信号DRBを入力とする。トランジスタ152のゲート電極に接続している。トランジスタ152のゲート電極には、列読み出し信号YRが入力される。トランジスタ154、156のソース・ドレイン径路は、接地レベルとデータ読み出し信号DRとの間に直列に接続している。トランジスタ154のゲート電極は、ランジスタ154のゲート電極は、トランジスタ154のゲート電極は、トランジスタ150のゲート電極は、カンジスタ150のゲート電極に接続され、ボースを150のゲート電極に送続され、ボースを150のゲート電極に送

出し信号YRが入力される。トランジスタ156のゲート電極は、導電線160を介して内部ノード102に接続している。

【0053】図1の回路は、トランジスタ150~15 6からなるデータ読み出し回路を備えている。トランジ スタ128、130、132、134は、ローカルデー タ書き込みトランジスタである。トランジスタ140、 142はローカルセンスアンプ駆動トランジスタであ る。言うまでもなく、大規模集積回路メモリには、この ような回路100が数千設けられている。ローカルセン スアンプ駆動トランジスタに接続された信号LPB、L NB、ローカルデータ書き込み駆動トランジスタに接続 されたデータ書き込み信号DWおよびその相補信号DW Bおよびデータ読み出し信号DR、DRBは、メモリ装 置の多くのセンスアンプで共有されまたこれらに印加さ れる。列読み出し信号YRおよび列書き込み信号YW は、データ線と、信号線LNB、LPBと直角な方向に 配されたいつくかのセンスアンプによって共有されてい る。読み出しおよび書き込みデータバスは別々に設けら れている。データを検出(ラッチ)するために、ビット 線信号は、後に図面で示す回路によってラッチノード L、LBへ接続しているか、 (いくつかの実施例では) 直接これらのラッチノードに接続している。そして、ロ ーカルセンスアンプ駆動トランジスタ140、142 は、ロウレベルへ遷移するLPB信号またはハイレベル へ遷移するLNB信号によってオンする。これらのトラ ンジスタ140、142は、ぞれぞれのセンスアンプを 分離している点で従来のセンスアンプに対する優位性を もたらし、2つの信号LPB、LNBによって、ラッチ を更に正確に制御できる。トランジスタ140、142 のドレインが各々のセンスアンプ毎に別れているので、 これらセンスアンプは互いに分離している。

【0054】トランジスタ150、152、154、1 56は、データ非破壊読み出し動作の可能な読み出しア ンプを構成している。列読み出し信号YRは、ラッチの 前でも、センスアンプの状態を変えることなく、いつで もハイレベルへ遷移可能である。更に、データ読み出し 信号DR、DRBは、センスアンプの状態を変えること なく、どの電圧もとることができる。更に別の利点は、 センスアンプトランジスタ112、114、118、1 20とは独立に、トランジスタ150~156の大きさ を決めることができる点である。列書き込み信号YW (デコード信号) がハイレベルで、データ書き込み信号 DW、DWBのいずれかがロウレベルの時、書き込みが 行われる。もし、これらデータ書き込み信号のいずれも がロウレベルの場合には、書き込みは行われない。この 回路は、図10に暗に示され図9に記載された類のプロ ックイネイブル信号を必要としない。ローカルデータ書 き込み駆動トランジスタ128~134は、別々の列書 き込み信号を持っている限り、別の列回路と共有でき

る。図1の変形例では、トランジスタ128のゲート電極をそのドレインへ接続し、トランジスタ132でも同様とする。これは、必要な金属線の数を少なくし、面積を小さくし、レイアウトを改善する。これにより、ほぼ同一の書き込み速度が得られる。トランジスタ128、132のドレイン電極でのVCC接続は省略されるが、データ書き込み信号DW、DWBに対する負荷が若干増加する。

【0055】図2は、図7や図8に対応する。簡単のた め、センスアンプ100 (および関係する回路) は、ブ ロックとして記載されている。図2では、参照記号10 0の付された各々のブロックは、各々のセンスアンプ1 00毎にトランジスタ140、142が示されているこ とを除いて、図1に示された素子の全てを含む。ビット 線の接続は示されていないが、各々のセンスアンプ10 0は、直接にまたは選択的にノード102、104を介 して、各々のビット線対に接続している。図2におい て、電圧はトランジスタ140を介して、各センスアン プのPチャネル型トランジスタ112、114に供給さ れる。好ましくは、各々のトランジスタ140は、Pチ ャネル型であり、そのゲート電極は、LPB信号(Bは BAR、すなわち反転であることを示している)に接続 している。比較的狭い信号線は、LPB信号を図2に示 されたセンスアンプ100のグループ全体のゲート電極 に接続している。LPB信号は、トランジスタ180か ら生成され、トランジスタ180のソース・ドレイン径 路は接地されている。トランジスタ180はNチャネル 型トランジスタであり、正の電圧がゲートに与えられた 時、LPB信号は接地レベルまで引き下げられ、このト ランジスタ180に接続されたトランジスタの全てがオ ンする。これによりノード182に印加されたVCC電 圧 (またはLATCHP信号)が、比較的幅の広い信号 線184を介してトランジスタ140のソース電極へ供 給される。

【0056】同様の構成は、図2の下方部分のNチャネ ル型トランジスタについてもみられる。図1に関して説 明したように、センスアンプ100のNチャネル型トラ ンジスタ118、120は、Nチャネル型トランジスタ 142を介して接地レベルへ接続されている。トランジ 40 スタ142のゲート電極は、比較的狭い信号線186を 介して、LNB信号 (ここでもBはBAR、すなわち反 転であることを示している)に接続している。LNB信 号は、好ましくは、ソース・ドレイン径路がVCCと信 号線186との間に接続されたPチャネル型トランジス タ188によって生成される。トランジスタ188およ びトランジスタ180のゲート電極は、適当な制御信号 に接続している。トランジスタ188が導通していると き、すなわちそのゲートにロウレベルの電圧が加わって いる時、LNB信号はVCCレベルまで引き上げられ、 50 トランジスタ142をオンする。これにより各々のセン

スアンプ100を、VSS電圧(またはLATCHN信号)。とトランジスタ142のソース電極を接続する比較的幅の広い信号線190へ接続する。

【0057】図2で、狭い信号線181が搬送する電流は大変小さい。各々のセンスアンプ100は、他のセンスアンプから分離されている。各々のセンスアンプが、各々の電力供給のための信号線184、190を持っている。これは、分配された接続を持つ構成(例えば前述のチン(Chin)の提案)、すなわち複数のセンスアンプが一括して電圧供給線に接続した構成で生じたパターン依存性を取り除くかまたは緩和する。

【0058】図3には、図10との比較で、大規模メモ リで用いられた場合の、センスアンプの例が示されてい る。図1の全ての素子が図3に示されているわけではな く、センスアンプ100Aのいくつかの素子にのみ、参 照符号が与えられている。従って、ローカルデータ書き 込み駆動トランジスタ128、130、132、134 は、列書き込み選択トランジスタ122、124と共 に、符号が与えられている。ローカルセンスアンプ駆動 トランジスタ140、142は示されていないが、トラ ンジスタ140、142のドレイン電極または広い信号 線184、190のいずれかの電圧レベルを取るLAT CHP信号およびLATCHN信号に対する接続は示さ れている。トランジスタ150~156で構成される列 読み出しアンプは特に示していないが、もちろん存在す る。列書き込み信号が生成されているとして、信号線2 00上の列選択信号は、ハイレベル (VCC) として示 されている。図3では、センスアンプ100Aは非活動 状態のブロックの一部としており、センスアンプ100 Bは活動状態でも書き込みはなく、センスアンプ100 Cは書き込みが行われる活動状態のブロックの一部とし

【0059】非活動状態のブロックの一部であるセンスアンブ100Aは、そのパストランジスタ122、124のゲート電極でVCC信号を受けている。しかし、DW、DWBはともに0Vなので、ローカルデータ書き込み駆動トランジスタ128~134は全て、ゲート電極に0Vの電圧が印加されている。トランジスタ128、132に関して、それらのドレイン電極とVCCの接続は省略され、代わりにドレイン電極はそのゲート電極に接続している。非活動状態のブロックでは、Pチャネル型トランジスタ112、114は、VCC/2のみを入力し、同様にNチャネル型トランジスタ118、120は同じ電圧を入力する。従って、この状態では、ラッチは非活動状態で、電力消費はない。

【0060】センスアンブ100Bは、活動状態であるが書き込みは行われていない。活動状態なので、LAT CHP信号はVCCであり、LATCHN信号は0Vである。しかし、書き込み動作は行われないので、DW、DWBはロウレベル(0V)であり、ローカルデータ書

き込み駆動素子を構成するトランジスタ128~134 は、そのゲート電極は全て0Vに接続している。この構 成では、センスアンプのラッチは前のデータ状態を保持 し、書き込みは行われない。

【0061】活動状態のセンスアンプ100℃では、図 示されているように、LATCHP信号はVCCであ り、LATCHN信号はOVである。しかし、書き込み は行われているので、ここではデータ書き込み信号DW は0Vであり、その相補信号DWBはVCCとして示さ 10 れている。トランジスタ130はオンし、従って、LA TCHN信号からのOVレベルを、パストランジスタ1 22を介してノード104に接続している。トランジス タ132のゲート電極とドレイン電極にはVCCの入力 があり、オンして、0でない電圧レベルをパストランジ スタ124を介してノード102に接続する。トランジ スタ130を介してノード104が0Vに引き下げら れ、ノード102は0Vではないので、センスアンプは ビット線(図では省略)をデータ状態の1つに保持し駆 動する。他の1つのデータ状態は、データ書き込み信号 DWをVCCとし、その相補信号DWBをOVとして書 き込みが行われる。

【0062】図4は、対向するビット線に接続されたセ ンスアンプ100を持つ実施例が示されており、このセ ンスアンプは2つのビット線対の何れも受け持ってい る。図4を参照すると、電気的には信号線158に通じ ているラッチノードL (LATCH、図1も参照)と、 信号線160に接続したその相補的なノードLATCH Bが示されている。各々の信号線には、参照番号が与え られている。実際、図4の中程には図1の全てが示され 30 ており、図4には、この好ましい実施例の回路が、符号 BITL、BITBL(これは左側のビット線およびそ の相補的なビット線であることを示す)の付された第1 のビット線対220、222にどのように共有されてい るかが示されている。更に、図4の下方部分には、符号 BITR、BITBR(これは右側のビット線およびそ の相補的なビット線であることを示す)の付された第2 のビット線対224、226が示されている。

【0063】スイッチングトランジスタのゲート電極に 印加された分離信号は、所定の時点で、これら2組のビ 40 ット線対220,22名およびビット線対224,226のいずれがセンスアンプと共に動作するかを決定する。従って、左分離信号ISOLは、ノード230での信号 レ なわち N チャネル型電界効果トランジスタ232、234のゲート電極に加えられる。ノード230での信号レベルがハイレベルとなった時、トランジスタ232、234はオンし、センスアンプ100のノードにビット線対220、222を接続する。同様に、右分離信号ISORは、ノード236、すなわち N チャネル型電界効果トランジスタ238、240のゲート電極に加えられる ノード236での信号レベルがハイレベルとなった時、

トランジスタ238、240はセンスアンプ100のノ ードにビット線対224、226を接続する。これら選 択的な接続は、左分離信号ISOLや右分離信号ISO Rの状態に応じて、選択的に信号線220や信号線22 4へ信号線158を接続し、選択的に信号線222や信 号線226を信号線160へ接続するこれらの分離トラ ンジスタのソース・ドレイン径路を介して行われる。

【0064】なお、Nチャネル型トランジスタの代わり にPチャネル型トランジスタを用いることもできる。更 に、トランジスタ232、234をPチャネル型トラン ジスタとし、トランジスタ238、240をNチャネル 型トランジスタとし、共に同じ分離信号を入力するよう にすることも可能である。明らかに、図4の変形例とし て、一方の対のトランジスタをPチャネル型とし、他方 のトランジスタをNチャネル型とすることもできる。-方の対のトランジスタをPチャネル型とし、他方のトラ ンジスタをNチャネル型とした場合、単一の信号を両方 に与えて、トランジスタの一方の対をオンし、他方をオ フし、トランジスタの構成とこの信号レベルに応じて左 あるいは右のいずれでも、その一方に選択的にセンスア ンプ100を接続することができる。これら信号とトラ ンジスタの詳細は、各々の応用に応じて適宜変わる。

【0065】更に、図4に示した回路では、ノード24 4 (図の下方) とノード246 (図の上方) に印加され た基準信号BLREFが示されている。ノード248で のSHL信号とノード250でのSHR信号は、ビット 線のプリチャージに用いられている。図4の上部には、 トランジスタ252、254、256のゲート電極へ印 加されたSHL信号が示されている。トランジスタ25 6は、一般に平衡トランジスタであり、オン状態では常 に2つのビット線220、222をショートさせる。ト ランジスタ252、254は、そのソース・ドレイン径 路がノード246でのビット線基準信号BLREFとビ ット線220、222との間に各々接続され、オン状態 では、ビット線基準信号をビット線220、222それ 自体へ接続する。同様に、図4の下方部分には、SHR 信号に応答して、同じ様に動作するトランジスタ26 0、262、264が示されている。ここでも、これら トランジスタ252~264はNチャネル型トランジス タであるが、他のタイプのスイッチング素子も適宜実施 例で用いることが可能である。ビット線基準信号BLR EFは、好ましい実施例では、例えばVCC/2とほぼ 等しくされる。従って、このセンスアンプ回路100 は、左右のビット線対で代表される各々のアレイの列ま たは2つのメモリセルアレイによって、共有されること が分かる。

【0066】図4を参照して、検出、読み出し、書き込 み動作を再度説明する。まず、プリチャージの間、LN B信号は接地レベルであり、LPB信号はVCCレベル

B信号は接地レベルからほぼVCCレベルへ上昇し、ト ランジスタ142をオンする。これで、ノード143 は、接地レベルへ引き下げられる。ほぼ同時に、または 若干遅れて、LPBが引き下がられて、トランジスタ1 40をオンし、ノード141をハイレベルへ引き上げ、 ラッチを行う。これで、読み出しのために、ビット線の 一方をVCCレベルに引き上げ、他方を接地レベルへ引 き下げる。

18

【0067】選択された列に関して、列読み出し信号Y Rはハイレベルへ遷移し、データ読み出し信号線DRお よびDRBに接続されたトランジスタ150、154を オンする (好ましくは、データ読み出し信号線 DRおよ びDRBは、ここでは図示されていない副アンプ回路に 接続される。)。ラッチノードの1つは、ハイレベルへ 遷移し、他のラッチノードはロウレベルへ遷移する。こ れらのラッチノードは、トランジスタ152、156に 接続されている。ノード230の分離/選択信号ISO Lは、最初の検出時には、VCCレベルにあり、ビット 線信号BL、BLBARは、検出の直前にラッチノード Lおよびその反転ノードLBに転送される。実際には、 センスアンプまたはラッチは、直接ビット線ではなく、 ラッチノードを増幅する。

【0068】トランジスタ150~156は、ローカル 読み出しアンプを構成している。列読み出し信号YRは ハイレベルへ遷移し、そして例えば、その時点でラッチ ノードがハイレベルにあるかまたは遷移する。ラッチ信 号の反転信号は、ロウレベルにあるかロウレベルに遷移 する。トランジスタ152、156は異なるゲート電位 を持っているので、トランジスタ152、156には異 なる電流が流れる。この電流の差はデータ読み出し信号 線DR、DRBに転送される。この電流の差は、ここで は示されていない副アンプによって増幅される。これが 読み出しの原理である。このローカル読み出しアンプの 利点は、これが非破壊的な読み出しであることである。 【0069】データ読み出し信号線DRおよびDRB は、効果的にラッチ信号線L、LBから分離しており、 読み出しの間ラッチ信号線し、LBの信号を破壊するこ とはない。従って、YR信号のタイミングは、従来のD RAMのように厳しくはない。

【0070】分離/選択信号ISOL、ISORは、検 出の直前プリチャージの間には共にVCCレベルにあ り、ISOL、ISORのいずれかが接地レベルに遷移 し、左右アレイのいずれかが読み出しまたは検出は行わ れれず、これを分離する。他の(データの検出が行われ るアレイに対応する)分離/選択信号は、最初の検出の 間、VCCレベルに留まる。検出が開始される少し後 に、VCCレベルより上のレベルへ遷移し、この回路 は、ビット線およびその反転信号の信号線をラッチし、 トランジスタ232、234のいずれの影響によるしき である。活動状態のアレイまたは列の検出のため、LN 50 い値変動もなく、VCCレベルを書き込む。そして、次

しており、比較的狭い幅を持っている。これらは図2に 示されている。

20

のプリチャージサイクルでは、VCCを越える電圧からの分離信号 ISOが、VCCレベルに落ち、他のサイドの他の分離信号 ISOは、プリチャージのため接地レベルから VCCレベルへ遷移する。

【0071】書き込みを行う場合には、ローカル書き込 みトランジスタ128、130、132、134が用い られる。このときYW信号がハイレベルに遷移する。こ れはグローバル信号 (好ましい実施例では、これは信号 線 Y W が 1 つのサブアレイのいくつかのセンスアンプに 接続していることを意味する)であり、たくさんのセン スアンプの1つまたは2つにデータ書き込みが要求され ることもあるので、デコードに関して、YW信号だけで はなく、これ以上の制御がなされる。もしも、YW信号 がハイレベルで書き込みが必要なければ、データ書き込 み信号DW、DWBの両方が接地レベルに保持される。 YW信号でゲート電極が制御されるトランジスタ12 2、124を通って電流は流れない。従って、ラッチ信 号に対する破壊はなく、ノードDW LOCAL、DW B LOCALは、ラッチ信号線L、LBの値に無関係 にフローティングである。

【0072】図の位置のセンスアンプに書き込みを行うには、ノードDWをVCCレベルにし、DWBを接地レベルにすれば良い(またはその逆)。ノードDWをVCCレベルにした場合には、左側のトランジスタ128はオンし、ノードDWLOCALをVCC-1Vtまで引き上げる。反対側では、ハイレベルに上昇するノードDWによって、トランジスタ134がオンし、ノードDWBを接地レベルまで引き下げる。ノードDWLOCAL(DWBLOCAL)での電位差は、YWがハイレベルなので、実際にラッチを駆動し、従ってビット線を(一方をVCCに他方を接地レベルに)駆動する。

【0073】この記載から明らかなように、記号"B"または"BAR"は、論理相補関係を示し、与えられた信号の論理反転信号を意味する。言い換えれば、もし与えられた信号がVCC(ここでは5V)とすると、その(記号"B"または"BAR"の付された)反転信号は、0Vとなる。これの逆も、同様である。また、記号"L"がラッチ信号を表わし、記号"P"と組み合わせて用いられた場合には、Pチャネル型トランジスタをオンすることを示し、記号"LN"は、テチのNチャネル型トランジスタをオンすることを示し、しかし、これはLP信号とLN信号が与えられた場合に成り立つ。これらの信号が与えられなければ、Pチャネル型とNチャネル型トランジスタはオンしない。

【0074】本発明では、その態様において、一対のローカルセンスアンプ駆動トランジスタ140、142を持つものとして記載されている。好ましくは、各々が、各々の電流搬送線と共に駆動し、電流搬送線の一方は比較的幅が広く大きな電流を流し、他方は各々のトランジスタ140、142のゲート電極または制御電極に接続50

【0075】本発明の別の態様によれば、データ書き込み制御信号DWとその反転信号DWBと共にローカルデータ書き込み駆動トランジスタ128~134を用いている。これらは図1や図4では、Nチャネル型として記載されているが、Pチャネル型トランジスタやその他のスイッチング装置を用いても良い。これらのトランジスタは、分離を行い、図3と共に説明したように、書き込りは、分離を行い、図3と共に説明したように、書き込め動作が行われていない場合、センスアンプの待機状態のあるいは通常の電流を小さくする。このような回路は、グローバル列書き込み信号YWおよびそのトランジスタ122、124と共に動作する。

【0076】本発明の更に別の態様によれば、図1や図4で示したように、トランジスタ150~156からなるローカル列読み出しアンプが設けられている。これらトランジスタ150~156は、データ読み出し制御信号DRとその反転信号DRBおよび列読み出し信号YRと共に駆動する。これらは、Nチャネル型として記載さ20れているが、Pチャネル型トランジスタを含む他のトランジスタやその他のスイッチング装置で置き換えても良い。この読み出しアンプは、非破壊読み出し動作を行い、センスアンプの状態を変えることなくラッチの前でも、列読み出し信号は常時ハイレベルへ遷移できる。これら読み出しアンプトランジスタのサイズは、センスアンプのトランジスタとは独立に決めることができる。

【0077】ローカルセンスアンプ駆動トランジスタの利点は、各々のセンスアンプを他のセンスアンプから分離できることと、LNB,LPB信号で制御されるラッ30 チがより正確になることである。従って、前述のチン等の提案で生じたパターン依存性は、各々のセンスアンプに一対のトランジスタを設け、2つの電圧供給線の各々に1つのトランジスタを用いることによって克服された

【0078】ローカルセンスアンプ駆動トランジスタの利点を明らかにするために、従来のセンスアンプの検出遅れを図5に、本発明によって改良されたセンスアンプの検出遅れを図6に各々示す。すなわち、図5で示したように、従来のセンスアンプでは、電圧源近くでの

"1"の検出から相当時間(例えば7ナノ秒程度)経てから電圧源遠くでの"0"の検出が行われる。これに対して、図6に示すように、本発明によって改良されたセンスアンプによれば、電圧源近くでの"1"の検出の直後に電圧源遠くでの"0"の検出が行われるので、極めて高速のメモリが実現される。

【0079】ここに記載した好適な実施例では、ブロックイネイブル信号の必要性はないが、他の実施例では、適宜ブロックイネイブル信号を利用することもできる。

【0080】ここではトランジスタ180、188に印加される信号は、特に説明していない。しかし、これら

の信号、これらの信号を発生させる回路、そしてそれら を利用する方法については、本発明と同じ発明者による 特許出願「センスアンブ駆動トランジスタの制御方法お よび制御回路」(出願日;平成5年11月1日)(対応 する米国特許出願の番号07/969,418(出願 日;1992年10月30日)に記載されている。

【0081】ここでは具体的な実施例を参照しながら本 発明を説明したが、これに限定されることはなく、本発 明の趣旨の範囲内でいかなる変更も可能であることは言 うまでもない。当業者にとっては、ここでの記載を参考 10 にして、多くの変形例や他の実施例は自明のことであ る。本発明の趣旨は添付の請求の範囲の記載によって決 定すべきである。

[0082]

【発明の効果】以上説明したように請求項1記載の集積 回路メモリ用センスアンプによれば、センスアンプのラ ッチ回路を、電圧供給線に直接接続することなく、第1 および第2のローカルセンスアンプ駆動トランジスタを 介してラッチ回路に第1および第2の電圧信号を選択的 に与えるようにしたので、電圧供給線における遅延によ 20 る制御のずれとそのパターン依存性を低減することがで きるという効果がある。

【0083】また、請求項2記載の集積回路メモリ用セ ンスアンプによれば、ラッチ回路の内部ノードをデータ 線に直接接続することなく、読み出し制御信号に応じて データを出力する列読み出しアンプを設けたので、読み 出しの間、データを破壊することがなく、データの読み 出し動作の安定性を向上することができるという効果が

【0084】また、請求項3記載の集積回路メモリ用セ 30 路図である。 ンスアンプによれば、ラッチ回路の内部ノードをパスト ランジスタを介してローカルデータ書き込み駆動回路に 接続したので、非書き込み時にデータを破壊することが なく、データの書き込み動作の安定性を向上することが できるという効果がある。

【0085】また、請求項4記載の集積回路メモリによ れば、第1および第2のローカルセンスアンプ駆動トラ ンジスタを介して第1および第2の電圧源をラッチ回路 に選択的に接続すると共に、ラッチ回路の内部ノードに 接続された列読み出しアンプによってデータの読み出し 40 タ を行い、ラッチ回路の内部ノードに接続されたローカル データ書き込み駆動回路によってデータの書き込みを行 うようにしたので、電圧供給線における遅延による制御

のずれとそのパターン依存性を低減することができると 共に、データの読み出し、書き込み動作の安定性を向上 することができるという効果がある。

【図面の簡単な説明】

【図1】本発明の好適な実施例によるセンスアンプを示 す回路図である。

【図2】本発明の他の態様によって、センスアンプがグ ループに集められた本発明のセンスアンプの構成を簡単 に示す回路である。

【図3】本発明のセンスアンプがいくつかの動作モード でどのように動作するかを説明するための回路図であ

【図4】好適な実施例のセンスアンプがどのように選択 的に2つのビット線対に接続されるかを説明するための 回路図である。

【図5】従来のセンスアンプの検出遅延を示す特性図で ある。

【図6】本発明によって改良されたセンスアンプの検出 遅延を示す特性図である。

【図7】典型的なCMOSセンスアンプのグループを示 す同路図である。

【図8】従来の変形例に従って接続された同じセンスア ンプのグループを示す回路図である。

【図9】グローバル列選択とブロックイネイブル機構の ためのパストランジスタを備えた従来技術のセンスアン プを示す回路図である。

【図10】グローバル列選択とブロックイネイブル機構 を持つ従来の3つのセンスアンプを示し、センスアンプ のそのときの状態に応じて適宜印加される電圧を示す回

【符号の説明】

100 センスアンプ

102、104 ノード

112、114 Pチャネル型トランジスタ


118、120 Nチャネル型トランジスタ


122、124 パストランジスタ


128、130、132、134 ローカルデータ書き 込み駆動トランジスタ


140、142 ローカルセンスアンプ駆動トランジス

150、152、154、156 Nチャネル型トラン ジスタ











【図8】



【図10】



フロントページの続き

(72)発明者 キム シー.ハーディ アメリカ合衆国 コロラド州 80920 コ ロラドスプリングス,キット カールソン レイン, 9760